ソニーが次世代汎用プロセッサ「CELL」に、3年間で2,000億円の設備投資を決定

　ソニーグループとSCEは本日4月21日、300mmウエハで65nmプロセスルール(*1)に対応した半導体生産設備導入のため、今後3年間で総額約2,000億円の設備投資を行うと発表した。

　この投資は、SCEが次世代コンピュータエンタテインメント・システムに搭載する汎用プロセッサ「CELL」を中心に、ブロードバンド対応のシステムLSI群を生産するためで、SCEのみならずソニーグループの将来のブロードバンドネットワーク展開を支える投資となる。

　ソニーでは、初年度となる2003年度に730億円の設備投資を実施。SCEが長崎県諫早市に所有している工場「Fab2」の未実装スペースを中心に、新半導体生産ラインの導入を開始する。新設されたラインでは、「CELL」の開発後期段階の試作からスタートし、徐々に量産体制を構築するとのこと。

　「CELL」は、2001年春よりSCE、IBM、東芝によって開発が進められている次世代汎用プロセッサ。2001年春の発表によれば、シリコン・オン・インシュレータ（SOI）(*2)、低誘電体層間絶縁膜(*3)といった半導体技術を使い、100nmのプロセスルールを想定。また、処理速度についてはテラFLOPS級の処理能力を実現するとしていた。

　この投資について、SCE代表取締役社長 兼 CEOの久夛良木氏は「ゲームを始め、映画や音楽、デジタル放送など、さまざまなブロードバンドアプリケーションを支える家電機器が、PCとともに半導体技術の強力な牽引力になっていくと考えている」とコメントしている。

データ

（*1)nmプロセスルール
ナノメートル。1ナノメートルは1000万分の1cmに相当。
プロセスルールとは、半導体内部の回路幅のことで、数字が小さいほど、多くのトランジスタを搭載することが可能となる。

(*2)シリコン・オン・インシュレータ(SOI)
基板上のトランジスタ層とシリコン層の間に、酸化絶縁層を配置することで、シリコン層に吸収される電力の量を減らし、トランジスタ間を流れる信号の量を増やす技術。従来のチップに比べて、性能の上昇、あるいは消費電力の削減を行うことができる。

(*3)低誘電体層間絶縁膜
チップ内部のトランジスタを接続する配線間の静電容量を減らし、性能を向上させる技術。

■関連サイト
・SCE
・東芝
・IBM（英語のページです）
・ソニー・コンピュータエンタテインメントと、IBM、東芝
ブロードバンド時代に向けた超並列プロセッサの共同研究および開発に合意（PDF形式）